PCA9617A是一款CMOS集成电路，提供低电压(0.8 V至5.5 V)和更高电压(2.2 V至5.5 V)超快速模式(Fm+)I²C总线或SMBus应用之间的电平切换。该器件在电平切换过程中保留I²C总线系统所有工作模式和功能的同时，还允许通过为数据(SDA)和时钟(SCL)线路提供双向缓冲以允许扩展I²C总线，从而在1 MHz下启用540 pF的两条总线，在较低速度下启用高达4000 pF的两条总线。使用PCA9617A能使系统设计师将总线电压和电容隔离成两半。SDA和SCL引脚为耐过压且在PCA9617A未通电时为高阻抗。
2.2 V至5.5 V的总线端口B驱动器具有静态电平偏移，而可调电压的总线端口A驱动器消除静态偏移电压。这使端口B上的低电平转换成端口A上几乎0 V的低电平，适应较低电压逻辑的较小电压波动。
端口B PCA9617A I/O驱动器的静态偏移设计，可防止它们连接到其他总线缓冲区的静态偏移或递增偏移。然而，两个或更多个PCA9617的端口A可以连接在一起，实现公共总线上端口A的星形拓扑图，并且端口A可以直接连接到具有静态或递增偏移输出的任何其他缓冲器。可按端口A至端口B串联多个PCA9617A，不会产生偏置电压，只需考虑渡越时间延迟。
除非VCC(A)高于0.8 V且VCC(B)高于2.5 V，否则不会启用PCA9617A驱动器。EN引脚参考VCC(B)，也可用于在系统控制下打开和关闭驱动器。请注意，仅当总线空闲时才会更改使能引脚的状态。
端口B内部缓冲器的输出下拉低电平设为约0.55 V，而内部缓冲器的输入阈值设为低约90 mV(0.45 V)。当从内部将端口B I/O驱动至低电平时，输入不会将低电平识别为低电平。这可防止发生锁存情况。端口A上的输出下拉会驱动硬低电平，输入电平设为0.35VCC(A)，适应系统中对低电平的需求，其中低压侧电源电压低至0.8 V。
参与此计划的产品可保证至少10年的供货。此计划下专为汽车、电信和医疗领域而开发的产品可保证15年的供货。
2 结果
包含 0 不推荐用于新设计
部件 | 订购 | 计算机辅助设计模型 | 状态 | 预算报价（不含税） | Inputs | Outputs | Type Of Offset | 输入电压[最小到最大]（V） | Frequency (Max) (MHz) | Operating Temperature (Min-Max) (℃) | 封装类型 |
|---|---|---|---|---|---|---|---|---|---|---|---|
正常供应 | 1K @ CNY2.51 | 1 | 1 | Static Offset | 0.8 to 5.5, 2.2 to 5.5 | 1 | -40 to 85 | TSSOP8 | |||
正常供应 | 1K @ CNY2.58 | 1 | 1 | Static Offset | 0.8 to 5.5, 2.2 to 5.5 | 1 | -40 to 85 | HWSON8 |
快速参考恩智浦 文档类别.
5 文件
紧凑列表
5 文件
紧凑列表
3 设计文件
