MPC8533E PowerQUICC® III处理器

产品详情

框图

MPC8533E Block Diagram

特征

  • 嵌入式e500内核,初始速率为667 MHz,最高可达1.0 GHz
    • 双调度超标量、7阶管道设计,带有乱序发出和执行
    • 在1.0 GHz频率下提供2,240 MIPS (估算的Dhrystone 2.1)
    • 36位物理寻址
  • 增强了硬件和软件调试支持
  • 双精度嵌入式标量和矢量浮点APU
  • 存储器管理单元(MMU)
  • 双精度嵌入式标量和矢量浮点APU
  • 内置L1/L2缓存
    • L1缓存--32 KB数据和32 KB指令缓存,提供线锁支持
    • L2缓存--256 KB (8路集相联);256/128/64/32 KB可用作SRAM
    • L1和L2硬件一致性
    • L2缓存,I/O事务处理可藏到L2缓存区域
  • 集成式DDR存储控制器,完全支持ECC,提供:
    • 200 MHz时钟速率(400 MHz数据传输数据),64位,2.5V/2.6V I/O,DDR SDRAM
    • 267 MHz时钟速率(高达533 MHz数据传输速率),64位,1.8V I/O,DDR2 SDRAM
  • 内置安全引擎,支持DES、3DES、MD-5、SHA-1/2、AES、RSA、RNG、Kasumi F8/F9和ARC-4加密算法
  • 两个片上三速以太网控制器(ETSEC),带有MII、RMII、RGMII和RTBI物理接口,支持10 Mbps、100 Mbps 及1 Gbps以太网/IEEE® 802.3网络:
    • TCP/UDP/IP校验和加速
    • 高级QoS特性
  • 通用输入/输出(GPIO)
  • PCI Express高速互连接口,支持双x4和单x1 PCI Express的组合
  • 片上网络(OCeaN)交换矩阵
  • PCI接口支持
    • 32位PCI 2.2总线控制器(高达66MHz、3.3V I/O)
  • 本地总线
    • 166 MHz,32位,3.3V I/O,带有存储控制器的本地总线
  • 集成的4通道DMA控制器
    • 复用32位地址和数据,工作频率高达133 MHz
    • 32位、16位和8位端口尺寸,由片上存储控制器控制
  • 双I²C和DUART支持
  • 双I²C接口(控制器模式或目标模式)
  • 可编程中断控制器(PIC)
  • IEEE 1149.1 JTAG测试接入端口
  • 1.0V内核电压,带3.3V和2.5V I/O
  • 783引脚FC-BGA封装
  • 购买/参数










































































































    文档

    快速参考恩智浦 文档类别.

    1-5 / 49 文件

    展开

    设计文件

    快速参考恩智浦 设计文件类型.

    1 设计文件

    硬件

    快速参考恩智浦 板类型.

    2 硬件

    软件

    快速参考恩智浦 软件类型.

    3 软件文件

    注意: 推荐在电脑端下载软件,体验更佳。

    工程服务

    2 工程服务

    要查找支持该产品的其他合作伙伴产品,请访问我们的 合作伙伴市场.

    培训

    7 培训

    展开

    支持

    您需要什么帮助?