PowerQUICC® III处理器带有DDR2/3
产品详情
框图
特征
嵌入式e500内核，速率高达1.33 GHz
- 在1.33 GHz下提供2799 MIPS (估算的Dhrystone 2.1)
- 36位物理寻址
- 双精度嵌入式浮点
- 存储器管理单元(MMU)
内置L1/L2缓存
- L1缓存--32 KB数据和32 KB指令缓存
- L2缓存--512 KB（8路集相联）
集成式DDR存储控制器，完全支持ECC
内置安全引擎，支持DES、3DES、MD-5、SHA-1/2、AES、RSA、RNG、Kasumi F8/F9、SNOW和ARC-4
QUICC Engine技术
- 4个32位RISC内核
串行RapidIO®和PCI Express®高速互连接口
片上网络交换矩阵
166 MHz，32位，3.3V I/O，带有存储控制器的增强型本地总线
用于SD/MMC卡接口的增强型安全数字主机控制器(eSDHC)
集成的4通道DMA控制器
支持双I²C接口和双通用异步接收器/发射器(DUART)
可编程中断控制器(PIC)
通用I/O (GPIO)
IEEE 1149.1 JTAG测试接入端口
1.0V内核电压，带3.3V、2.5V、1.8V、1.5V以及1.0V I/O
783引脚FC-PBGA封装，29 mm x 29 mm
购买/参数
|
|
|
|
|
|
|
|---|---|---|---|---|---|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
设计资源
工程服务
如需恩智浦直接支持，请参阅 工程服务.
2 工程服务
-
独立设计公司(IDH)
Hardware/Software Engineering Services
-
独立设计公司(IDH)
Trusted Advisor Services
要查找支持该产品的其他合作伙伴产品，请访问我们的 合作伙伴市场.