设计文件
收到完整的详细信息。 请参阅产品足迹及更多信息 电子CAD文件.
支持Thunderbolt应用的多路复用器/解复用器开关
- 本页面包含有关样品阶段产品的信息。此处的规格和信息如有更改，恕不另行通知。如需了解其他信息，请联系支持人员或您的销售代表。
CBTL05023是针对DisplayPort v1.2信号和10 Gbit/s信道的控制信号的复用器/解复用器开关芯片。10 Gbit/s通道不通过该开关。该芯片提供BIASOUT输出控制信号以及方便外部10 Gbit/s信道的直流偏置下拉电阻。
AUX MUX是在AUX和DDC（直接显示控制）信号之间进行选择的带CA_DETect针脚的2 : 1开关
DP MUX是在DPML（DisplayPort主链路）和LSTX/LSRX信号之间进行选择的2 : 1开关。
该芯片还包括三个控制信号缓冲器：HPDOUT、CA_DETOUT和BIASOUT。
CBTL05023由3.3 V电源供电并提供0.4 mm间距的3 mm x 3 mm HVQFN24封装。
产品详情
特征
AUX MUX 2 : 1开关
- 该2 : 1开关由1 Mbit/s差分AUX和DDC（直接显示控制）信号的CA_DET信号多路复用进行控制
- CA_DET为高电平时，选中DDC路径
- 差分AUX通道：
- 低插入损耗：5 MHz时为-0.5 dB
- 低回波损耗：5 MHz时为-19 dB
- 低导通电阻：7.5 Ω
- 带宽：5 GHz
- 低关断状态隔离：5 MHz时为-75 dB
- 低串扰：5 MHz时为-40 dB
- 共模输入电压VIC：0 V至3.3 V
- 差分输入电压VID：1.4 V（最大值）
- DDC通道具有DDC_CLK和DDC_DAT I²C信号
- 100 kHz 3.3 V电压摆幅
- AUXIO+和AUXIO-输出都具有900 Ω (±20 %)的下拉电阻，由BIASOUT输出针脚的状态进行启用
- 这些下拉电阻提供针对10 Gbit/s通道的直流偏置
DP MUX 2 : 1开关
DP MUX是由差分DPML信号和LSTX/ LSRX信号的DP_PD针脚多路复用进行控制的2:1开关
- DPML（DisplayPort主链路）的HBR2数据速率高达5.4 Gbit/s
- 低速直流耦合信号LSTX和LSRX是工作速率为1 Mbit/s的3.3 V单端信号
- 5.4 Gbit/s DPML通道：
- 针对DP-DPMLO路径的低插入损耗：2.5 GHz时为-2.0 dB
- 针对LS-DPMLO路径的低插入损耗：2.5 GHz时为-2.0 dB
- 针对DP-DPMLO路径的低回波损耗：2.5 GHz时为-15 dB
- 针对LS-DPMLO路径的低回波损耗：2.5 GHz时为-14 dB
- 针对DP-DPMLO路径的低导通电阻：9 Ω
- 针对LS-DPMLO路径的低导通电阻：13 Ω
- 高带宽：7 GHz
- 低关断状态隔离：2.5 GHz时为-20 dB
- 低串扰：2.5 GHz时为-25 dB
- 共模输入电压VIC：0 V至3.3 V
- 差分输入电压VID：1.4 V（最大值）
基本信息
- HPDOUT（热插拔检测输出）缓冲器的输入是5 V容压
- HPDOUT、CA_DETOUT和BIASOUT缓冲器
- CA_DET输入漏电流< 0.1 μA，可防止将1 MΩ下拉驱动到高电平
- BIASOUT缓冲器能够提供足够的电流来为PIN二极管路径驱动偏置电路
- BIASOUT缓冲器可以为10 Gbit/s路径驱动多达六组偏置电路
- AUXIO_EN为低电平或（BIASIN = 0和DP_PD = 1）时，该芯片处于睡眠模式
- AUX MUX的AUXIO+和AUXIO处于禁用状态
- CA_DETOUT和HPDOUT缓冲器处于开启状态
- 芯片处于睡眠模式时，CBTL05023将消耗的功率< 3.5 mW
- 高带宽模拟通门技术
- 极低的对内差分偏移（典型值为5 ps）
- 所有通道都具有回流保护
- 所有通道都支持轨到轨输入电压
- 具有迟滞的CMOS输入缓冲器
- 3.3 V ± 10 %单电源
- HVQFN24 3 mm x 3 mm封装，0.4 mm间距；暴露式中心垫便于散热和电接地
- ESD：2500 V HBM，1250 V CDM
- 工作温度范围：0 °C至85 °C
