带奇偶校验的1.8 V 25位1:1或14位1:2可配置寄存缓冲器，适合DDR2 RDIMM应用 | NXP 半导体

安全互联汽车

工业

消费电子

技术

带奇偶校验的1.8 V 25位1:1或14位1:2可配置寄存缓冲器，适合DDR2 RDIMM应用

SSTU32866EC
停产
  • 本页面包含有关样品阶段产品的信息。此处的规格和信息如有更改，恕不另行通知。如需了解其他信息，请联系支持人员或您的销售代表。

滚动图片以放大

SSTU32866是1.8 V的可配置寄存器，专门设计用于需要奇偶校验功能的DDR2内存模块。根据JEDEC JESD82-7标准为SSTU32864寄存缓冲器定义此器件，同时在兼容的引脚输出上添加奇偶校验功能。SSTU32866的JEDEC标准即将发布。该寄存器可配置(使用配置引脚C0和C1)为两种拓扑结构：25位1:1或14位1: 2，采用后一种配置可指定为DIMM上的寄存器A或寄存器B。

SSTU32866接受来自其奇偶校验位(PAR_IN)输入上存储控制器的奇偶校验位，将其与DIMM独立D输入上接收到的数据进行比较，并指明其开漏QERR针脚(低电平有效)上是否发生奇偶校验错误。通常情况下是偶校验，也就是说，有效的奇偶校验定义为通过DIMM独立数据输入的某个偶数与奇偶校验输入位的结合。

SSTU32866采用96焊球、6×16栅、0.8 mm焊球间距的LFBGA封装(13.5 mm × 5.5 mm)。

购买/参数

‌
‌
‌
‌
‌
‌
‌
‌
‌
‌
‌
‌
‌
‌
‌
‌
‌

‌
‌
‌
‌
‌
‌
‌
‌

‌
‌
‌
‌
‌
‌
‌
‌

‌
‌
‌
‌
‌
‌
‌
‌

‌
‌
‌
‌
‌
‌
‌
‌

‌
‌
‌
‌
‌
‌
‌
‌

‌
‌
‌
‌
‌
‌
‌
‌

‌
‌
‌
‌
‌
‌
‌
‌

‌
‌
‌
‌
‌
‌
‌
‌

‌
‌
‌
‌
‌
‌
‌
‌

‌
‌
‌
‌
‌
‌
N true 0 PSPSSTU32866ECzh 2 封装信息 Package Information t790 1 数据手册 Data Sheet t520 1 zh zh zh 数据手册 Data Sheet 1 1 2.0 English 1442061017742728003361 PSP 158.0 KB None None documents None 1442061017742728003361 /docs/en/data-sheet/SSTU32866.pdf 158000 /docs/en/data-sheet/SSTU32866.pdf SSTU32866 documents N 2015-09-12 1.8 V 25-bit 1:1 or 14-bit 1:2 configurable registered buffer with parity for DDR2 RDIMM applications /docs/en/data-sheet/SSTU32866.pdf /docs/en/data-sheet/SSTU32866.pdf Data Sheet N 980000996212993340 2022-12-07 pdf en Nov 11, 2004 980000996212993340 Data Sheet Y N 1.8 V 25-bit 1:1 or 14-bit 1:2 configurable registered buffer with parity for DDR2 RDIMM applications 封装信息 Package Information 1 2 1.0 English 1455079233858703238410 PSP 438.0 KB None None documents None 1455079233858703238410 /docs/en/package-information/SOT536-1.pdf 438000 /docs/en/package-information/SOT536-1.pdf SOT536-1 documents N 2016-02-09 plastic low profile fine-pitch ball grid array package; 96 balls; body 13.5 x 5.5 x 1.05 mm /docs/en/package-information/SOT536-1.pdf /docs/en/package-information/SOT536-1.pdf Package Information N 302435339416912908 2022-12-07 pdf en Feb 8, 2016 302435339416912908 Package Information Y N plastic low profile fine-pitch ball grid array package; 96 balls; body 13.5 x 5.5 x 1.05 mm false 0 SSTU32866EC downloads zh-Hans true 1 Y PSP 封装信息 1 /docs/en/package-information/SOT536-1.pdf 2016-02-09 1455079233858703238410 PSP 2 Feb 8, 2016 Package Information None /docs/en/package-information/SOT536-1.pdf English documents 438000 None 302435339416912908 2022-12-07 /docs/en/package-information/SOT536-1.pdf plastic low profile fine-pitch ball grid array package; 96 balls; body 13.5 x 5.5 x 1.05 mm /docs/en/package-information/SOT536-1.pdf documents 302435339416912908 Package Information N en None Y pdf 1.0 N plastic low profile fine-pitch ball grid array package; 96 balls; body 13.5 x 5.5 x 1.05 mm 438.0 KB SOT536-1 N 1455079233858703238410 数据手册 1 /docs/en/data-sheet/SSTU32866.pdf 2015-09-12 1442061017742728003361 PSP 1 Nov 11, 2004 Data Sheet None /docs/en/data-sheet/SSTU32866.pdf English documents 158000 None 980000996212993340 2022-12-07 /docs/en/data-sheet/SSTU32866.pdf 1.8 V 25-bit 1:1 or 14-bit 1:2 configurable registered buffer with parity for DDR2 RDIMM applications /docs/en/data-sheet/SSTU32866.pdf documents 980000996212993340 Data Sheet N en None Y pdf 2.0 N 1.8 V 25-bit 1:1 or 14-bit 1:2 configurable registered buffer with parity for DDR2 RDIMM applications 158.0 KB SSTU32866 N 1442061017742728003361 true Y Products

文档

快速参考恩智浦 文档类别.

筛选条件

2 文件

紧凑列表

支持

您需要什么帮助?

  • Narrow your search
搜索

近期查看的产品

There are no recently viewed products to display.

查看或编辑浏览历史